• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種相位混合器包含：一第一驅動器，其經組態以按藉由一第一設定值而判定之一驅動力將一第一輸入信號驅動至一混合節點；一第二驅動器，其經組態以按藉由一第二設定值而判定之一驅動力將一第二輸入信號驅動至該混合節點；及一轉變率控制單元，其經組態以控制該混合節點處的一轉變率。
    公开号:TW201320610A
    申请号:TW101138140
    申请日:2012-10-16
    公开日:2013-05-16
    发明作者:Hyung-Soo Kim
    申请人:Sk Hynix Inc；
    IPC主号:H03L7-00
    专利说明:
    相位混合器及包含相位混合器之延遲閉鎖迴路
    本發明之例示性實施例係關於相位混合器及延遲閉鎖迴路。
    本申請案主張2011年10月20日申請之韓國專利申請案第10-2011-0107599號之優先權，該案全文以引用之方式併入本文中。
    相位混合器為使具有不同相位之兩個信號混合且產生具有處於兩個信號之相位之間的中間相位之經混合信號的電路。由相位混合器產生之經混合信號的相位取決於藉以混合兩個信號之比率而改變。舉例而言，若第一信號及第二信號按比率M：N混合，則隨著M/N增大，經混合信號之相位接近第一信號的相位，且隨著M/N減小，經混合信號之相位接近第二信號之相位。由於相位混合器可將經混合信號之相位精細地控制在兩個信號之相位之間，因此相位混合器用於延遲閉鎖迴路(DLL)等中。
    圖1為習知相位混合器之組態圖。
    參看圖1，相位混合器包含第一驅動器110、第二驅動器120及緩衝器130。
    下文中，將參看圖1來描述相位混合器之操作。
    第一驅動器110按回應於碼CD<0：3>而判定之驅動力將第一時脈FCLK驅動至混合節點MN。對於此操作，第一驅動器110包含複數個反相器111至114，該等反相器111至114藉由碼CD<0：3>之各別位元CD<0>至CD<3>來啟動或撤銷啟動。
    第二驅動器120按回應於經反相碼CDB<0：3>而判定之驅動力將第二時脈SCLK驅動至混合節點MN，該經反相碼CDB<0：3>係藉由使碼CD<0：3>反相而獲得。根據一實例，第二驅動器120包含複數個反相器121至124，該等反相器121至124藉由經反相碼CDB<0：3>之各別位元CDB<0>至CDB<3>來啟動或撤銷啟動。出於說明目的，碼CD<0：3>之各別位元CD<0>至CD<3>及經反相碼CDB<0：3>之各別位元CDB<0>至CDB<3>呈反相關係。
    緩衝器130對混合節點MN之信號進行緩衝，且將經緩衝信號輸出至輸出節點OUT。對於此操作，緩衝器130可為在混合節點MN之電壓位準低於參考位準(邏輯臨限值，亦即，用於區分高位準與低位準之參考電壓)時將高位準輸出至輸出節點OUT且在混合節點MN之電壓位準高於參考位準時將低位準輸出至輸出節點OUT的反相器。
    隨著碼CD<0：3>之各別位元中具有高值「1」之位元的數目增大，第一驅動器110較強地將第一時脈FCLK輸出驅動至混合節點MN；且隨著經反相碼CDB<0：3>之各別位元中具有高值「1」之位元的數目增大，第二驅動器120較強地將第二時脈SCLK輸出驅動至混合節點MN。舉例而言，若碼CD<0：3>之值為「0001」(經反相碼CDB<0：3>之值為「1110」)，則用於將第一時脈FCLK驅動至混合節點MN之驅動力與用於將第二時脈SCLK驅動至混合節點MN之驅動力之間的比率變為1：3。若碼CD<0：3>之值為「0111」(經反相碼CDB<0：3>之值為「1000」)，則用於將第一時脈FCLK驅動至混合節點MN之驅動力與用於將第二時脈SCLK驅動至混合節點MN之驅動力之間的比率變為3：1。若碼CD<0：3>之值為「1111」(經反相碼CDB<0：3>之值為「0000」)，則(例如)僅第一時脈FCLK驅動至混合節點MN；且若碼CD<0：3>之值為「0000」(經反相碼CDB<0：3>之值為「1111」)，則(例如)僅第二時脈SCLK驅動至混合節點MN。輸出至輸出節點OUT之信號(下文中稱為輸出信號OUT)的相位根據用於將第一時脈FCLK及第二時脈SCLK驅動至混合節點MN的驅動力而改變。
    相位混合器可用作用於精細地控制延遲閉鎖迴路(DLL)中之時脈之相位的精細延遲線。至於將相位混合器用作延遲閉鎖迴路之精細延遲線的細節，在全文以引用之方式併入本文中的韓國專利申請案第10-2009-0133426號(題為「a delay locked loop circuit」)中揭示了此等細節。
    當相位混合器用於延遲閉鎖迴路中時，為了抑制抖動(jitter)之發生，相位混合器之輸出信號的相位改變量關於碼CD<0：3>之改變為恆定的。亦即，在碼CD<0：3>自「0000」改變至「0001」、自「0001」改變至「0011」、自「0011」改變至「0111」且自「0111」至「1111」之狀況下，相位混合器之輸出信號的相位改變量彼此相同(即，在第一時脈FCLK與第二時脈SCLK之間的相位差分為四個相等週期時，每當碼CD<0：3>之值改變達一單位值(例如，1位元)，相位混合器之輸出信號的相位改變達等於該單位值的週期)。
    一般而言，當第一時脈FCLK與第二時脈SCLK之間的相位差小時，相位混合器如上文所描述而操作。然而，隨著第一時脈FCLK與第二時脈SCLK之間的相位差增大，相位混合器偏離上述操作。
    圖2為說明隨著第一時脈FCLK與第二時脈SCLK之間的相位差增大的習知相位混合器中之特徵的波形圖。
    出於說明目的，第一時脈FCLK及第二時脈SCLK之波形獨立地展示於圖2中，假設碼CD<0：3>自「0000」順序改變至「0001」、「0011」及「0111」(經反相碼CDB<0：3>自「1111」順序改變至「1110」、「1100」及「1000」)。產生於混合節點MN處之信號(下文中稱為「經混合信號MN」)的波形對應於第一時脈FCLK之波形與第二時脈SCLK之波形彼此求和的波形(每當此時，第一時脈FCLK之值及第二時脈SCLK之值的總和變為經混合信號MN之值)。
    取決於經混合信號MN之位準高於抑或低於參考位準201(經混合信號MN具有高位準抑或低位準)，高位準或低位準輸出至輸出節點OUT。因此，參考位準201與經混合信號MN彼此相交之時間A1至A4對應於輸出信號OUT之邏輯值發生改變的時間。因此，藉由觀測參考位準201與經混合信號MN彼此相交之時間A1至A4隨著碼CD<0：3>之值發生改變而如何移動，判定隨著碼CD<0：3>之值改變的輸出信號OUT之相位的改變。
    參看圖2，可見，當第一時脈FCLK與第二時脈SCLK之間的相位差大時，隨著碼CD<0：3>自「0000」順序改變至「0001」、「0011」及「0111」，輸出信號OUT之相位改變量202、203及204並不恆定(相位改變量202、203及204逐漸增大)。換言之，當第一時脈FCLK與第二時脈SCLK之間的相位差大時，雖然碼CD<0：3>順序地改變達該單位值(例如，1位元)，但輸出信號OUT之相位改變量並不恆定。歸因於此等特徵，抖動在延遲閉鎖迴路中很可能增大。
    本發明之一實施例係針對一種相位混合器，其可即使在混合具有一大相位差之兩個信號時仍根據用於控制一混合比率之一碼的值按一精確比率混合相位。
    根據本發明之一實施例，一種相位混合器包含：一第一驅動器，其經組態以按藉由一第一設定值而判定之一驅動力將一第一輸入信號驅動至一混合節點；一第二驅動器，其經組態以按藉由一第二設定值而判定之一驅動力將一第二輸入信號驅動至該混合節點；及一轉變率(slew rate)控制單元，其經組態以控制該混合節點處的一轉變率。
    根據本發明之另一實施例，一種延遲閉鎖迴路包含：一第一延遲單元，其經組態以延遲一輸入時脈且產生一第一時脈；一第二延遲單元，其經組態以延遲該輸入時脈且產生一第二時脈；一第一驅動器，其經組態以按藉由一第一設定值而判定之一驅動力將該第一時脈驅動至一混合節點；一第二驅動器，其經組態以按藉由一第二設定值而判定之一驅動力將該第二時脈驅動至該混合節點；一轉變率控制單元，其經組態以控制該混合節點處之一轉變率；一緩衝器，其經組態對該混合節點之一信號進行緩衝且將該經緩衝信號輸出至一輸出節點；一複本延遲單元，其經組態以延遲輸出至該輸出節點之一時脈且產生一回饋時脈；一相位比較單元，其經組態以比較該輸入時脈與該回饋時脈之相位；及一控制單元，其經組態以回應於該相位比較單元之一比較結果來控制該第一延遲單元及該第二延遲單元的延遲值，且產生該第一設定值及該第二設定值。
    根據本發明之又一實施例，一種相位混合器包含：一相位混合單元，其經組態以按藉由多個設定值而判定之一比率混合一第一輸入信號與一第二輸入信號，且將自該混合獲得之一信號輸出至一混合節點；及一轉變率控制單元，其經組態以控制該混合節點處之一轉變率。
    下文將參看隨附圖式更詳細地描述本發明之例示性實施例。然而，本發明可按不同形式來體現，且不應解釋為限於本文中所闡述之實施例。實情為，提供此等實施例以使得本發明將為詳盡且完整的，且將本發明之範疇充分地傳達給熟習此項技術者。遍及本發明，相同參考數字遍及本發明之各圖及實施例指代相同部分。
    在以下描述中，「高」位準、邏輯「高」值、「高」、邏輯值「1」及「1」各自表示邏輯高值，且「低」位準、邏輯「低」值、「低」、邏輯值「0」及「0」各自表示邏輯低值。每一信號在經啟動時之位準可為「高」位準或「低」位準(信號在經撤銷啟動時之位準與信號在經啟動時之位準相反)，且可針對不同信號及不同設計需要而改變。
    圖3為根據本發明之一實施例的相位混合器之組態圖。
    參看圖3，相位混合器可包含：第一驅動器310，其經組態以按藉由第一設定值SET1<0：3>而判定之驅動力將第一輸入信號FCLK驅動至混合節點MN；第二驅動器320，其經組態以按藉由第二設定值SET2<0：3>而判定之驅動力將第二輸入信號SCLK驅動至混合節點MN；轉變率控制單元330，其經組態以控制混合節點MN處之轉變率；及緩衝器340，其經組態以對混合節點MN處之信號進行緩衝並將經緩衝信號輸出至輸出節點OUT。
    第一輸入信號FCLK、第二輸入信號SCLK及輸出至輸出節點OUT之信號(下文中稱為「輸出信號OUT」)可為時脈信號。轉變率意謂每單位時間之輸出電壓之最大變化率，且以V/μs(每微秒之電壓)來表達。若轉變率大，則輸出電壓變化之速度變快，且若轉變率小，則輸出電壓變化之速度變慢。第一設定值SET1<0：3>及第二設定值SET2<0：3>可為單一位元或多個位元之二進制碼。在下文，出於說明目的，將使用4個位元之二進制信號。
    下文中，將參看圖3來描述相位混合器之操作。
    第一驅動器310按回應於第一設定值SET1<0：3>而判定之驅動力將第一輸入信號FCLK驅動至混合節點MN。根據一實例，第一驅動器310可包含複數個第一單位驅動器311至314，第一單位驅動器311至314回應於第一設定值SET1<0：3>之各別位元SET1<0>至SET1<3>而啟動或撤銷啟動。在複數個第一單位驅動器311至314中，一或多個第一單位驅動器可經啟動且將第一輸入信號FCLK驅動至混合節點MN，且一或多個第一單位驅動器可經撤銷啟動從而不將第一輸入信號FCLK驅動至混合節點MN。因而，取決於複數個第一單位驅動器311至314中經啟動之第一單位驅動器的數目，判定藉以將第一輸入信號FCLK驅動至混合節點MN之驅動力。雖然第一單位驅動器可為用於使輸入反相且將經反相輸入作為輸出驅動的反相器(如自圖3可見)，但本發明不限於此。第一單位驅動器可為用於使輸入緩衝且將經緩衝輸入作為輸出驅動的電路，或用於將輸入作為輸出傳輸的電路。第一驅動器310未必限於展示於圖3中之組態，且任何電路可用作第一驅動器310，只要該等電路可執行按根據第一設定值SET1<0：3>判定之驅動力將第一輸入信號FCLK驅動至混合節點MN的操作。
    第二驅動器320按回應於第二設定值SET2<0：3>(亦即，SET2<0：3>及SET2B<0：3>)而判定之驅動力將第二輸入信號SCLK驅動至混合節點MN。對於此操作，第二驅動器320可包含複數個第二單位驅動器321至324，第二單位驅動器321至324回應於第二設定值SET2<0：3>之各別位元SET2<0>至SET2<3>而啟動或撤銷啟動。在複數個第二單位驅動器321至324中，一或多個第二單位驅動器可經啟動且將第二輸入信號SCLK驅動至混合節點MN，且一或多個第二單位驅動器可經撤銷啟動從而不將第二輸入信號SCLK驅動至混合節點MN。因而，取決於複數個第二單位驅動器321至324中經啟動之第二單位驅動器的數目，判定藉以將第二輸入信號SCLK驅動至混合節點MN之驅動力。雖然第二單位驅動器可為用於使輸入反相且將經反相輸入作為輸出驅動的反相器(如自圖3可見)，但本發明未必限於此。第二單位驅動器可為用於使輸入緩衝且將經緩衝輸入作為輸出驅動的電路，或用於將輸入作為輸出傳輸的電路。第二驅動器320未必限於展示於圖3中之組態，且任何電路可用作第二驅動器320，只要該等電路可執行按根據第二設定值SET2<0：3>判定之驅動力將第二輸入信號SCLK驅動至混合節點MN的操作。
    此處，可恆定地維持第一設定值SET1<0：3>及第二設定值SET2<0：3>之總和。特定言之，在將第一設定值SET1<0：3>及第二設定值SET2<0：3>之總和恆定地維持為「1111」之狀況下，第一設定值SET1<0：3>及第二設定值SET2<0：3>呈其邏輯值彼此反相的關係。舉例而言，若第一設定值SET1<0：3>為「0011」，則第二設定值SET2<0：3>變為藉由使「0011」反相而獲得之「1100」，且若第一設定值SET1<0：3>為「0111」，則第二設定值SET2<0：3>變為藉由使「0111」反相而獲得之「1000」。僅供參考，SET1B<0：3>為藉由使第一設定值SET1<0：3>反相而獲得之信號，且SET2B<0：3>為藉由使第二設定值SET2<0：3>反相而獲得的信號。
    如上文參看圖1所描述，藉以根據第一設定值SET1<0：3>及第二設定值SET2<0：3>將第一輸入信號FCLK及第二輸入信號SCLK驅動至混合節點MN的比率係回應於碼CD<0：3>之值及經反相碼CDB<0：3>的值來判定的。第一設定值SET1<0：3>對應於碼CD<0：3>，且第二設定值SET2<0：3>對應於經反相碼CDB<0：3>。
    轉變率控制單元330控制混合節點MN處之轉變率。若第一輸入信號FCLK與第二輸入信號SCLK之間的相位差大於參考值，則轉變率控制單元330使混合節點MN處之轉變率減小。亦即，若第一輸入信號FCLK與第二輸入信號SCLK之間的相位差大於參考值，則轉變率控制單元330使混合節點MN之電壓緩慢變化(波形之斜率在關於時間展示混合節點MN之電壓的改變之圖形中減小)。下文中，參考數字330A表示轉變率控制單元330之第一實例，且參考數字330B表示轉變率控制單元330的第二實例。
    對於上述操作，在第一例示性實施例330A中，轉變率控制單元330可包含：電晶體331A，其具有連接至混合節點MN之一個末端及連接至內部節點NO之另一末端，且回應於一控制信號SL而接通或切斷，該控制信號SL在第一輸入信號FCLK與第二輸入信號SCLK之間的相位差大於參考值時啟動；及電容器332A，其具有連接至內部節點NO之一個末端及被施加接地電壓VSS之另一末端。電晶體331A及電容器332A之位置可彼此交換。亦即，電容器332A可連接於混合節點MN與內部節點NO之間，且電晶體331A可具有連接至內部節點NO之一個末端及被施加接地電壓VSS之另一末端。
    電容器332A執行使連接至電容器332A之節點的電壓穩定從而不波動的功能。因此，若控制信號SL啟動(具有高位準)，則電晶體331A接通，且電容器332A之一個末端電連接至混合節點MN。歸因於此事實，藉以改變混合節點MN之電壓之速度變慢(轉變率減小)。相比而言，若控制信號SL撤銷啟動(具有低位準)，則電晶體332A切斷，且混合節點MN及電容器332A之一個末端彼此電斷開。歸因於此事實，藉以改變混合節點MN之電壓之速度變快(轉變率增大)。
    另外，在第二例示性實施例330B中，轉變率控制單元330可包含：電晶體331B，其具有連接至混合節點MN之一個末端，且回應於控制信號SL而接通或切斷，該控制信號SL在第一輸入信號FCLK與第二輸入信號SCLK之間的相位差大於參考值時啟動；及電阻元件332B，其具有連接至混合節點MN之一個末端及連接至電晶體331B之另一末端的另一末端。
    由於電阻元件332B限制電流，所以電阻元件332B執行防止連接至電阻元件332B之節點的電壓改變之功能。因此，若控制信號SL啟動(具有高位準)，則電晶體331B切斷，且電流流經混合節點MN與緩衝器340之輸入末端之間的電阻元件332B。歸因於此事實，藉以改變混合節點MN之電壓之速度變慢(轉變率減小)。相比而言，若控制信號SL撤銷啟動(具有低位準)，則電晶體331B接通，且混合節點MN與緩衝器340之輸入末端經由電晶體331B彼此電連接。因而，電流並不流經電阻元件332B，但流經混合節點MN與緩衝器340之輸入末端之間的電晶體331B。因此，由於電流不受電阻元件332B限制，因此藉以改變混合節點MN之電壓之速度變快(轉變率增大)。
    雖然在圖3中說明轉變率控制單元330包含電容器332A及電阻元件332B中之任一者，但轉變率控制單元330可包含電容器332A及電阻元件332B兩者。可藉由控制電容器332A之電容值及電阻元件332B之電阻值來控制在混合節點MN處改變轉變率之程度。
    在第一輸入信號FCLK與第二輸入信號SCLK之間的相位差大於參考值時啟動轉變率控制單元330且在第一輸入信號FCLK與第二輸入信號SCLK之間的相位差小於參考值時撤銷啟動轉變率控制單元330的原因如下。如前文參看圖2所提及，隨著第一輸入信號FCLK與第二輸入信號SCLK之間的相位差變大，根據碼CD<0：3>之改變的輸出信號OUT之相位改變量並不恆定之特徵很可能發生。就此而言，若混合節點MN處之轉變率減小以便解決此特徵，則由於信號傳輸相應延遲，因此相位混合器之高速操作受到限制(亦即，若轉變率為低，則當輸入高頻信號時，相位混合器不適當地操作)。因此，由於在高頻率下減小抖動並改良效能彼此呈反比關係，所以參考值經預設以使得轉變率可藉由在第一輸入信號FCLK與第二輸入信號SCLK之間的相位差大於參考值時啟動轉變率控制單元330來減小，且可藉由在第一輸入信號FCLK與第二輸入信號SCLK之間的相位差小於參考值時撤銷啟動轉變率控制單元330來增大。更具體而言，根據一實例，僅當輸入信號之間的相位差大時，減小混合節點MN處之轉變率以減小抖動，且當輸入信號之間的相位差小時，增大混合節點MN處之轉變率以確保相位混合器的高速操作。
    緩衝器340對混合節點MN之信號進行緩衝，且將經緩衝信號輸出至輸出節點OUT。根據一實例，緩衝器340可包含反相器，該反相器在混合節點MN之電壓位準小於參考位準(邏輯臨限值)時(當混合節點MN具有低位準時)將高位準輸出至輸出節點OUT；且在混合節點MN之電壓位準大於參考位準時(當混合節點MN具有高位準時)將低位準輸出至輸出節點OUT。然而，本發明之例示性實施例並不限於此實例。足夠的是，緩衝器340包含取決於輸入信號低於參考位準抑或高於參考位準而輸出具有高位準抑或低位準的輸出信號的電路(如在反相器中，該電路可輸出具有與輸入信號之邏輯值相反之邏輯值的輸出信號，或可輸出具有與輸入信號之邏輯值相同的邏輯值之輸出信號)。轉變率控制單元330經由混合節點MN直接連結至緩衝器340。
    描述相位混合器之整個操作，第一驅動器310按藉由第一設定值SET1<0：3>而判定之驅動力將第一輸入信號FCLK驅動至混合節點MN。第二驅動器320按藉由第二設定值SET2<0：3>而判定之驅動力將第二輸入信號SCLK驅動至混合節點MN。此時，根據第一驅動器310及第二驅動器320之驅動力，改變混合節點MN之電壓之波形，且歸因於此事實，改變輸出信號OUT之相位。輸出信號OUT之相位具有在第一輸入信號FCLK之相位與第二輸入信號SCLK之相位之間的值，且輸出信號OUT之相位的精確值取決於第一設定值SET1<0：3>及第二設定值SET2<0：3>而變化。轉變率控制單元330在第一輸入信號FCLK與第二輸入信號SCLK之間的相位差大於參考值時啟動，且減小混合節點MN之電壓的轉變率，以確保根據第一設定值SET1<0：3>及第二設定值SET2<0：3>之改變的輸出信號OUT之相位改變量為恆定的。
    在根據本發明之實施例的相位混合器中，在第一輸入信號FCLK與第二輸入信號SCLK之間的相位差大於參考值時，減小混合節點MN之電壓的轉變率，以確保根據第一設定值SET1<0：3>及第二設定值SET2<0：3>之改變的輸出信號OUT之相位改變量為恆定的。且，當第一輸入信號FCLK與第二輸入信號SCLK之間的相位差大於參考值時，不減小混合節點MN之電壓的轉變率，以確保相位混合器之高頻操作。
    圖4為說明在第一輸入信號FCLK與第二輸入信號SCLK之間的相位差大於參考值時的根據本發明之實施例的相位混合器之操作的波形圖。
    出於說明目的，第一時脈FCLK及第二時脈SCLK之波形獨立地展示於圖4中。產生於混合節點MN中之信號(下文中稱為「經混合信號MN」)的波形對應於第一輸入信號FCLK之波形與第二輸入信號SCLK之波形彼此求和的波形(每當此時，第一輸入信號FCLK之值與第二輸入信號SCLK之值的總和變為經混合信號MN之值)。
    此處，隨著第一設定值SET1<0：3>以與圖2中之碼CD<0：3>相同的方式改變，順序展示對應於第一設定值SET1<0：3>的波形(第二設定值SET2<0：3>以與圖2中之經反相碼CDB<0：3>相同的方式改變)。第一設定值SET1<0：3>具有與圖2之碼CD<0：3>相同的值，且第二設定值SET2<0：3>具有與經反相碼CDB<0：3>相同的值。
    取決於經混合信號MN之位準高於抑或低於參考位準401(經混合信號MN之位準高抑或低)，高位準或低位準輸出至輸出節點OUT。因此，參考位準401與經混合信號MN彼此相交之時間A1至A4對應於輸出信號OUT之邏輯值發生改變的時間。因此，藉由觀測參考位準401與經混合信號MN彼此相交之時間A1至A4隨著第一設定值SET1<0：3>之值發生改變而如何移動，判定隨著第一設定值SET1<0：3>之值改變的輸出信號OUT之相位改變量。
    如自圖4可見，在展示於圖3中的根據本發明之實施例的相位混合器中，不同於習知相位混合器，儘管第一輸入信號FCLK與第二輸入信號SCLK之間的相位差大，但根據第一設定值SET1<0：3>及第二設定值SET2<0：3>之改變的輸出信號OUT之相位改變量402、403及404為恆定的。
    圖5為根據本發明之另一實施例的延遲閉鎖迴路之組態圖。展示於圖5中之延遲閉鎖迴路包含展示於圖3中之相位混合器。
    參看圖5，延遲閉鎖迴路包含：第一延遲單元510，其經組態以延遲輸入時脈ICLK且產生第一時脈FCLK；第二延遲單元520，其經組態以延遲輸入時脈ICLK且產生第二時脈SCLK；相位混合單元530，其經組態以回應於第一設定值SET1<0：3>及第二設定值SET2<0：3>而混合第一時脈FCLK及第二時脈SCLK的相位，且產生輸出時脈OCLK；複本延遲單元540，其經組態以延遲輸出時脈OCLK且產生回饋時脈FBCLK；及相位比較單元550，其經組態以比較輸入時脈ICLK之相位與回饋時脈FBCLK之相位；及控制單元560，其經組態以回應於相位比較單元550之比較結果來控制第一延遲單元510及第二延遲單元520的延遲值，且產生第一設定值SET1<0：3>及第二設定值SET2<0：3>。
    下文中，將參看圖5來描述延遲閉鎖迴路之操作。
    第一延遲單元510及第二延遲單元520延遲輸入時脈ICLK，且分別輸出第一時脈FCLK及第二時脈SCLK。根據相位比較單元550之比較結果使第一延遲單元510及第二延遲單元520之延遲值每次改變達第一單位延遲值或第二單位延遲值。
    根據一實例，第一延遲單元510包含複數個第一單位延遲單元511，第一單位延遲單元511具有作為延遲值之第一單位延遲值且由控制單元560啟動或撤銷啟動；及複數個第二單位延遲單元512，第二單位延遲單元512具有作為延遲值之大於第一單位延遲值的第二單位延遲值且由控制單元560啟動或撤銷啟動。另外，第二延遲單元520包含複數個第三單位延遲單元521，第三單位延遲單元521具有作為延遲值之第一單位延遲值且由控制單元560啟動或撤銷啟動；及複數個第四單位延遲單元522，第四單位延遲單元522具有作為延遲值的第二單位延遲值且由控制單元560啟動或撤銷啟動。第一延遲單元510之延遲值及第二延遲單元520的延遲值可具有對應於第一單位延遲值或第二單位延遲值的差。根據一實例，第一延遲單元510及第二延遲單元520對應於延遲閉鎖迴路之粗略延遲線，該粗略延遲線相對粗略地控制輸出時脈OCLK的延遲值。
    相位混合單元530之組態及操作與展示於圖3中之相位混合器相同。更具體而言，相位混合單元530包含第一驅動器310、第二驅動器320、轉變率控制單元330及緩衝器340。第一時脈FCLK對應於第一輸入信號FCLK，第二時脈SCLK對應於第二輸入信號SCLK，且輸出時脈OCLK對應於輸出信號OUT(輸出至輸出節點OUT之信號)。出於說明目的，假設，第一單位延遲值小於上文參看圖3詳細描述之參考值，且第二單位延遲值大於參考值。因此，若第一延遲單元510之延遲值與第二延遲單元520之延遲值之間的差對應於第一單位延遲值，則撤銷啟動轉變率控制單元330；且若第一延遲單元510之延遲值與第二延遲單元520之延遲值之間的差對應於第二單位延遲值，則啟動轉變率控制單元330。根據一實例，相位混合單元530對應於延遲閉鎖迴路之精細延遲線，該精細延遲線精細地控制輸出時脈OCLK的相位。
    複本延遲單元540藉由使輸出時脈OCLK延遲達一延遲值而輸出回饋時脈FBCLK，該延遲值經由使包含延遲閉鎖迴路之半導體裝置(例如，半導體記憶體裝置)內之時脈延遲組件模型化來獲取；且相位比較單元550輸出比較輸入時脈ICLK與回饋時脈FBCLK的結果。
    控制單元560根據相位比較單元550之比較結果來控制第一延遲單元510及第二延遲單元520的延遲值，且產生第一設定值SET1<0：3>及第二設定值SET2<0：3>。即，控制單元560根據相位比較單元550之比較結果來控制輸出時脈OCLK的延遲值。在輸入時脈ICLK之相位早於回饋時脈FBCLK之相位的狀況下，控制單元560使輸出時脈OCLK之延遲值減小，且在相反狀況下，控制單元560使輸出時脈OCLK之延遲值增大。此外，為了控制轉變率控制單元330，當第一延遲單元510之延遲值與第二延遲單元520之延遲值之間的差對應於第一單位延遲值時，控制單元560撤銷啟動控制信號SL(撤銷啟動轉變率控制單元330)，且當第一延遲單元510之延遲值與第二延遲單元520之延遲值之間的差對應於第二單位延遲值時，控制單元560啟動控制信號SL(啟動轉變率控制單元330)。
    根據一實例，若第一延遲單元510之延遲值與第二延遲單元520之延遲值每次改變達第一單位延遲值，則第一延遲單元510之延遲值與第二延遲單元520之延遲值之間的差對應於第一單位延遲值；且若第一延遲單元510之延遲值與第二延遲單元520之延遲值每次改變達第二單位延遲值，則第一延遲單元510之延遲值與第二延遲單元520之延遲值之間的差對應於第二單位延遲值。因而，控制單元560可在第一延遲單元510之延遲值與第二延遲單元520之延遲值每次改變達第一單位延遲值時撤銷啟動控制信號SL；且可在第一延遲單元510之延遲值與第二延遲單元520之延遲值每次改變達第二單位延遲值時啟動控制信號SL。
    下文中，將主要關於相位混合單元530之操作來描述延遲閉鎖迴路的操作。
    首先，若開始延遲閉鎖操作，則第一延遲單元510及第二延遲單元520使輸入時脈ICLK延遲達最小延遲值，且產生第一時脈FCLK及第二時脈SCLK。相位混合單元530根據初始設定值(SET1<0：3>及SET2<0：3>之初始值)混合第一時脈FCLK及第二時脈SCLK的相位，且產生輸出時脈OCLK。複本延遲單元540延遲輸出時脈OCLK且產生回饋時脈FBCLK，且相位比較單元550比較輸入時脈ICLK與回饋時脈FBCLK之相位。根據相位比較單元550之相位比較結果，輸出時脈OCLK之相位改變達第一單位延遲值或第二單位延遲值(輸出時脈OCLK之相位由第一延遲單元510及第二延遲單元520控制；下文中稱為「粗略控制步驟」)。隨後，根據相位比較單元550之相位比較結果，若輸入時脈ICLK與回饋時脈FBCLK之間的相位差變為小於第一單位延遲值或第二單位延遲值，則輸出時脈OCLK之相位由相位混合單元530精細地控制(下文中稱為「精細控制步驟」)。
    在第一時脈FCLK與第二時脈SCLK之間的相位差對應於第一單位延遲值之狀況下，由於第一單位延遲值小於參考值，因此相位混合單元530之轉變率控制單元330處於撤銷啟動狀態(控制信號SL撤銷啟動)。在第一時脈FCLK與第二時脈SCLK之間的相位差對應於第二單位延遲值之狀況下，由於第二單位延遲值大於參考值，因此相位混合單元530之轉變率控制單元330處於啟動狀態(控制信號SL啟動)。因而，在根據本發明之例示性實施例的延遲閉鎖迴路中，即使在第一時脈FCLK與第二時脈SCLK之間的相位差變為第二單位延遲值(亦即，變為大於參考值)時，根據設定值SET1<0：3>及SET2<0：3>之改變的輸出時脈OCLK之相位改變量仍恆定地得以維持(每當設定值SET1<0：3>及SET2<0：3>改變達一個位元時，相位改變達第二單位延遲值的1/4倍)。
    即使在使用習知相位混合器之延遲閉鎖迴路的狀況下，若第一時脈FCLK與第二時脈SCLK之間的相位差對應於第一單位延遲值(亦即，小於參考值)，則根據設定值SET1<0：3>及SET2<0：3>之改變的輸出時脈OCLK之相位改變量恆定地為第一延遲值的1/4倍。然而，如前文參看圖1及圖2詳細提及，若第一時脈FCLK與第二時脈SCLK之間的相位差對應於第二單位延遲值(大於參考值)，則根據設定值SET1<0：3>及SET2<0：3>之改變的輸出時脈OCLK之相位改變量並非恆定為第二延遲值的1/4。
    在使用根據本發明之實施例的相位混合器之延遲閉鎖迴路中，即使在第一時脈FCLK與第二時脈SCLK之間的相位差大於第二單位延遲值(大於參考值)時，根據設定值SET1<0：3>及SET2<0：3>之改變的輸出時脈OCLK之相位改變量藉由使用包含於相位混合單元530中之轉變率控制單元330控制混合節點MN的轉變率而仍恆定地維持於第二單位延遲值的1/4，藉此減小抖動。
    此處，第一延遲單元510及第二延遲單元520包含具第二單位延遲值作為延遲值之第二單位延遲單元512及第四單位延遲單元522的原因為：若使用具有大延遲值之單位延遲單元，則與使用具有小延遲值之單位延遲單元時相比較，用於獲得相同延遲值所需之單位延遲單元的數目減小，且因此，用於控制單位延遲單元之暫存器的數目減小以因此減小延遲閉鎖迴路的區域。
    圖6為根據本發明之另一實施例的相位混合器之組態圖。
    參看圖6，相位混合器包含：相位混合單元610，其經組態以按藉由設定值SET1<0：3>及SET2<0：3>而判定之比率混合第一輸入信號FCLK及第二輸入信號SCLK的相位且將所得信號輸出至混合節點MN；轉變率控制單元620，其經組態以控制混合節點MN處的轉變率；及緩衝器630，其經組態以對混合節點MN之信號進行緩衝且將經緩衝信號輸出至輸出節點OUT。相位混合單元610按回應於設定值SET1<0：3>及SET2<0：3>而判定之比率混合第一輸入信號FCLK與第二輸入信號SCLK的相位，且將所得信號輸出至混合節點MN。根據一實例，相位混合單元610可包含展示於圖3中之第一驅動器310及第二驅動器320。換言之，相位混合單元610可按回應於設定值SET1<0：3>及SET2<0：3>而判定之比率將第一輸入信號FCLK及第二輸入信號SCLK驅動至混合節點MN，且藉此可在混合節點MN處輸出藉由按根據設定值SET1<0：3>及SET2<0：3>而判定之比率混合第一輸入信號FCLK與第二輸入信號SCLK之相位而獲得的信號。相位混合單元610之詳細操作與參看圖3描述之操作相同。然而，相位混合單元610之組態未必限於展示於圖3中之包含第一驅動器310及第二驅動器320的組態，且所有電路可用作相位混合單元610，只要該等電路執行按根據設定值SET1<0：3>及SET2<0：3>而判定之比率混合第一輸入信號FCLK與第二輸入信號SCLK之相位的操作。
    轉變率控制單元620之組態及操作與展示於圖3中之轉變率控制單元330之組態及操作相同。根據一實例，轉變率控制單元620包含藉由接收控制信號SL而接通或切斷之電晶體621，及電容器622。此處，如上文參看圖3詳細描述，轉變率控制單元620可包含電晶體或電阻元件，或電晶體及電阻元件兩者。此外，展示於圖3中之轉變率控制單元330的第一例示性實施例330A及展示於圖6中之轉變率控制單元620為用於執行實質上相同之功能但電晶體與電容器藉以連接之序列不同的電路。
    緩衝器630之組態及操作與展示於圖3中之緩衝器340的組態及操作相同。
    展示於圖6中之相位混合器以與展示於圖3中之相位混合器相同的方式操作，且具有與展示於圖3中之相位混合器相同的效應。
    如自以上描述顯而易見，在根據本發明之實施例的相位混合器中，藉由根據用於控制混合比率之碼的值按精確比率混合兩個信號(例如，當待混合之兩個信號之間的相位差大時，藉由減小兩個信號被驅動至之節點處的轉變率)來獲得一信號。
    儘管已關於特定實施例描述了本發明，但對於熟習此項技術者將顯而易見的是，可在不偏離如在隨附申請專利範圍中界定之本發明之精神及範疇的情況下進行各種改變及修改。
    110‧‧‧第一驅動器
    111‧‧‧反相器
    112‧‧‧反相器
    113‧‧‧反相器
    114‧‧‧反相器
    120‧‧‧第二驅動器
    121‧‧‧反相器
    122‧‧‧反相器
    123‧‧‧反相器
    124‧‧‧反相器
    130‧‧‧緩衝器
    201‧‧‧參考位準
    202‧‧‧相位改變量
    203‧‧‧相位改變量
    204‧‧‧相位改變量
    310‧‧‧第一驅動器
    311‧‧‧第一單位驅動器
    312‧‧‧第一單位驅動器
    313‧‧‧第一單位驅動器
    314‧‧‧第一單位驅動器
    320‧‧‧第二驅動器
    321‧‧‧第二單位驅動器
    322‧‧‧第二單位驅動器
    323‧‧‧第二單位驅動器
    324‧‧‧第二單位驅動器
    330‧‧‧轉變率控制單元
    330A‧‧‧轉變率控制單元之第一實例/第一例示性實施例
    330B‧‧‧轉變率控制單元之第二實例/第二例示性實施例
    331A‧‧‧電晶體
    331B‧‧‧電晶體
    332A‧‧‧電容器
    332B‧‧‧電阻元件
    340‧‧‧緩衝器
    401‧‧‧參考位準
    402‧‧‧相位改變量
    403‧‧‧相位改變量
    404‧‧‧相位改變量
    510‧‧‧第一延遲單元
    511‧‧‧第一單位延遲單元
    512‧‧‧第二單位延遲單元
    520‧‧‧第二延遲單元
    521‧‧‧第三單位延遲單元
    522‧‧‧第四單位延遲單元
    530‧‧‧相位混合單元
    540‧‧‧複本延遲單元
    550‧‧‧相位比較單元
    560‧‧‧控制單元
    610‧‧‧相位混合單元
    620‧‧‧轉變率控制單元
    621‧‧‧電晶體
    622‧‧‧電容器
    630‧‧‧緩衝器
    A1‧‧‧時間
    A2‧‧‧時間
    A3‧‧‧時間
    A4‧‧‧時間
    CD<0：3>‧‧‧碼
    CD<0>‧‧‧各別位元
    CD<1>‧‧‧各別位元
    CD<2>‧‧‧各別位元
    CD<3>‧‧‧各別位元
    CDB<0：3>‧‧‧經反相碼
    CDB<0>‧‧‧各別位元
    CDB<1>‧‧‧各別位元
    CDB<2>‧‧‧各別位元
    CDB<3>‧‧‧各別位元
    FBCLK‧‧‧回饋時脈
    FCLK‧‧‧第一輸入信號/第一時脈
    MN‧‧‧混合節點/經混合信號
    NO‧‧‧內部節點
    OCLK‧‧‧輸出時脈
    OUT‧‧‧輸出節點/輸出信號
    SCLK‧‧‧第二輸入信號/第二時脈
    SET1<0：3>‧‧‧第一設定值
    SET1B<0：3>‧‧‧信號
    SET1<0>‧‧‧各別位元
    SET1<1>‧‧‧各別位元
    SET1<2>‧‧‧各別位元
    SET1<3>‧‧‧各別位元
    SET2<0：3>‧‧‧第二設定值
    SET2B<0：3>‧‧‧信號
    SET2<0>‧‧‧各別位元
    SET2<1>‧‧‧各別位元
    SET2<2>‧‧‧各別位元
    SET2<3>‧‧‧各別位元
    SL‧‧‧控制信號
    VSS‧‧‧接地電壓
    圖1為習知相位混合器之組態圖。
    圖2為說明隨著第一時脈與第二時脈之間的相位差增大的習知相位混合器中之特徵的波形圖。
    圖3為根據本發明之一實施例的相位混合器之組態圖。
    圖4為說明在第一輸入信號與第二輸入信號之間的相位差大於參考值時的根據本發明之實施例之相位混合器的操作的波形圖。
    圖5為根據本發明之另一實施例的延遲閉鎖迴路之組態圖。
    圖6為根據本發明之另一實施例的相位混合器之組態圖。
    310‧‧‧第一驅動器
    311‧‧‧第一單位驅動器
    312‧‧‧第一單位驅動器
    313‧‧‧第一單位驅動器
    314‧‧‧第一單位驅動器
    320‧‧‧第二驅動器
    321‧‧‧第二單位驅動器
    322‧‧‧第二單位驅動器
    323‧‧‧第二單位驅動器
    324‧‧‧第二單位驅動器
    330‧‧‧轉變率控制單元
    330A‧‧‧轉變率控制單元之第一實例/第一例示性實施例
    330B‧‧‧轉變率控制單元之第二實例/第二例示性實施例
    331A‧‧‧電晶體
    331B‧‧‧電晶體
    332A‧‧‧電容器
    332B‧‧‧電阻元件
    340‧‧‧緩衝器
    FCLK‧‧‧第一輸入信號/第一時脈
    MN‧‧‧混合節點/經混合信號
    NO‧‧‧內部節點
    OUT‧‧‧輸出節點/輸出信號
    SCLK‧‧‧第二輸入信號/第二時脈
    SET1<0>‧‧‧各別位元
    SET1<1>‧‧‧各別位元
    SET1<2>‧‧‧各別位元
    SET1<3>‧‧‧各別位元
    SET2<0>‧‧‧各別位元
    SET2<1>‧‧‧各別位元
    SET2<2>‧‧‧各別位元
    SET2<3>‧‧‧各別位元
    SL‧‧‧控制信號
    VSS‧‧‧接地電壓
    权利要求:
    Claims (20)
    [1] 一種相位混合器，其包括：一第一驅動器，其經組態以按藉由一第一設定值而判定之一驅動力將一第一輸入信號驅動至一混合節點；一第二驅動器，其經組態以按藉由一第二設定值而判定之一驅動力將一第二輸入信號驅動至該混合節點；及一轉變率控制單元，其經組態以控制該混合節點處之一轉變率。
    [2] 如請求項1之相位混合器，其中該轉變率控制單元經組態以在該第一輸入信號與該第二輸入信號之間的一相位差大於一參考值時啟動。
    [3] 如請求項2之相位混合器，其中該轉變率控制單元包括：一電晶體，其具有連接至該混合節點之一個末端及連接至一內部節點之另一末端，且回應於一控制信號而接通/切斷，其中當該第一輸入信號與該第二輸入信號之間的該相位差大於該參考值時，啟動該控制信號；及一電容器，其具有連接至該內部節點之一個末端及經連接以接收一接地電壓的另一末端。
    [4] 如請求項2之相位混合器，其中該轉變率控制單元包括：一電晶體，其具有連接至該混合節點之一個末端，且回應於一控制信號而接通/切斷，其中當該第一輸入信號與該第二輸入信號之間的該相位差大於該參考值時，啟動該控制信號；及一電阻元件，其具有連接至該混合節點之一個末端及連接至該電晶體之另一末端的另一末端。
    [5] 如請求項1之相位混合器，其中該第一設定值與該第二設定值之一總和維持於一恆定值。
    [6] 如請求項1之相位混合器，其進一步包括：一緩衝器，其經組態對該混合節點之一信號進行緩衝且將該經緩衝信號輸出至一輸出節點。
    [7] 如請求項1之相位混合器，其中該第一驅動器包括複數個第一單位驅動器，該複數個第一單位驅動器經組態以回應於該第一設定值的各別位元而啟動或撤銷啟動，且其中該第二驅動器包括複數個第二單位驅動器，該複數個第二單位驅動器經組態以回應於該第二設定值的各別位元而啟動或撤銷啟動。
    [8] 如請求項6之相位混合器，其中該第一輸入信號、該第二輸入信號及輸出至該輸出節點的該信號包括時脈信號。
    [9] 一種延遲閉鎖迴路，其包括：一第一延遲單元，其經組態以延遲一輸入時脈且產生一第一時脈；一第二延遲單元，其經組態以延遲該輸入時脈且產生一第二時脈；一第一驅動器，其經組態以按藉由一第一設定值而判定之一驅動力將該第一時脈驅動至一混合節點；一第二驅動器，其經組態以按藉由一第二設定值而判定之一驅動力將該第二時脈驅動至該混合節點；一轉變率控制單元，其經組態以控制該混合節點處之一轉變率；一緩衝器，其經組態以對該混合節點之一信號進行緩衝且將該經緩衝信號輸出至一輸出節點；一複本延遲單元，其經組態以延遲輸出至該輸出節點之一時脈且產生一回饋時脈；一相位比較單元，其經組態以比較該輸入時脈與該回饋時脈之相位；及一控制單元，其經組態以回應於該相位比較單元之一比較結果來控制該第一延遲單元及該第二延遲單元的延遲值，且產生該第一設定值及該第二設定值。
    [10] 如請求項9之延遲閉鎖迴路，其中該控制單元經組態以在該第一時脈與該第二時脈之間的一相位差大於一參考值時啟動該轉變率控制單元。
    [11] 如請求項10之延遲閉鎖迴路，其中該轉變率控制單元包括：一電晶體，其具有連接至該混合節點之一個末端及連接至一內部節點之另一末端，且回應於一控制信號而接通/切斷，其中當該第一時脈與該第二時脈之間的該相位差大於該參考值時，啟動該控制信號；及一電容器，其具有連接至該內部節點之一個末端及經連接以接收一接地電壓的另一末端。
    [12] 如請求項10之延遲閉鎖迴路，其中該轉變率控制單元包括：一電晶體，其具有連接至該混合節點之一個末端及連接至該緩衝器之一輸入的另一末端，且回應於一控制信號而接通/切斷，其中當該第一時脈與該第二時脈之間的該相位差大於該參考值時，啟動該控制信號；及一電阻元件，其具有連接至該混合節點之一個末端及連接至該電晶體之該另一末端的另一末端。
    [13] 如請求項9之延遲閉鎖迴路，其中該第一設定值與該第二設定值之一總和維持於一恆定值。
    [14] 如請求項10之延遲閉鎖迴路，其中該第一延遲單元包括：複數個第一單位延遲單元，其各自具有一第一單位延遲值的一延遲；及複數個第二單位延遲單元，其具有大於該第一單位延遲值之一第二單位延遲值的一延遲，且其中該第二單位延遲單元包括：複數個第三單位延遲單元，其具有該第一單位延遲值的一延遲；及複數個第四單位延遲單元，其具有該第二單位延遲值的一延遲。
    [15] 如請求項14之延遲閉鎖迴路，其中該第一時脈與該第二時脈之間的該相位差對應於該第一單位延遲值或該第二單位延遲值，且該第一單位延遲值小於該參考值，且該第二單位延遲值大於該參考值。
    [16] 如請求項9之延遲閉鎖迴路，其中該第一驅動器包括複數個第一單位驅動器，該複數個第一單位驅動器經組態以回應於該第一設定值的各別位元而啟動或撤銷啟動；且其中該第二驅動器包括複數個第二單位驅動器，該複數個第二單位驅動器經組態以回應於該第二設定值的各別位元而啟動或撤銷啟動。
    [17] 一種相位混合器，其包括：一相位混合單元，其經組態以按藉由多個設定值而判定之一比率混合一第一輸入信號與一第二輸入信號，且將自該混合獲得之一信號輸出至一混合節點；及一轉變率控制單元，其經組態以控制該混合節點處之一轉變率。
    [18] 如請求項17之相位混合器，其中該轉變率控制單元經組態以在該第一輸入信號與該第二輸入信號之間的一相位差大於一參考值時啟動。
    [19] 如請求項18之相位混合器，其中該轉變率控制單元包括：一電晶體，其具有連接至該混合節點之一個末端及連接至一內部節點之另一末端，且回應於一控制信號而接通/切斷，其中當該第一輸入信號與該第二輸入信號之間的該相位差大於一參考值時，啟動該控制信號；及一電容器，其具有連接至該內部節點之一個末端及經連接以接收一接地電壓的另一末端。
    [20] 如請求項18之相位混合器，其中該轉變率控制單元包括：一電晶體，其具有連接至該混合節點之一個末端，且回應於一控制信號而接通/切斷，其中當該第一輸入信號與該第二輸入信號之間的該相位差大於該參考值時，啟動該控制信號；及一電阻元件，其具有連接至該混合節點之一個末端及連接至該電晶體之另一末端的另一末端。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI545902B|2016-08-11|相位混合器及包含相位混合器之延遲閉鎖迴路
    TWI542130B|2016-07-11|電荷泵裝置
    US6501307B1|2002-12-31|Spread-spectrum clock buffer/driver that modulates clock period by switching loads
    US9337849B2|2016-05-10|Phase detector, phase-frequency detector, and digital phase locked loop
    JP4337108B2|2009-09-30|アナログ混用ディジタルｄｌｌ
    JP4542032B2|2010-09-08|クロックのデューティ調整回路、これを用いた遅延固定ループ回路及びその方法
    US7876139B2|2011-01-25|Semiconductor device and operating method thereof
    US7710173B2|2010-05-04|Duty cycle correction circuit and delay locked loop circuit including the same
    KR100861919B1|2008-10-09|다 위상 신호 발생기 및 그 방법
    US6801062B2|2004-10-05|Output circuit
    KR100711103B1|2007-04-24|적응형 3상태 위상 주파수 검출기 및 검출방법과 이를이용한 위상동기루프
    KR100608362B1|2006-08-08|펄스 발생기
    US20100061167A1|2010-03-11|Data output circuit
    JP2006177898A|2006-07-06|半導体装置および半導体装置のテスト方法
    US7129740B2|2006-10-31|Low noise output buffer
    TWI589123B|2017-06-21|相位混合電路、及包括相位混合電路的半導體設備和半導體系統
    JP2008017449A|2008-01-24|差動発振装置及び変調器
    US9742413B2|2017-08-22|Electronic device and information processing apparatus
    US10367494B2|2019-07-30|Fast-response references-less frequency detector
    JP2004129198A|2004-04-22|ジッター発生回路及び半導体装置
    US7432773B2|2008-10-07|Method, system and apparatus for reducing oscillator frequency spiking during oscillator frequency adjustment
    US9628091B1|2017-04-18|Phase detector for clock data recovery circuit
    KR20190062136A|2019-06-05|주파수 분주기 및 이를 포함하는 트랜시버
    US7545195B2|2009-06-09|Variable delay element
    KR20110109394A|2011-10-06|전압 제어 발진기
    同族专利:
    公开号 | 公开日
    KR101771980B1|2017-08-30|
    US20130099837A1|2013-04-25|
    CN103066999B|2017-05-10|
    KR20130043456A|2013-04-30|
    US8593208B2|2013-11-26|
    TWI545902B|2016-08-11|
    CN103066999A|2013-04-24|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    KR100360403B1|2000-04-10|2002-11-13|삼성전자 주식회사|듀티 싸이클 보정회로 및 방법|
    US20050093594A1|2003-10-30|2005-05-05|Infineon Technologies North America Corp.|Delay locked loop phase blender circuit|
    KR100554981B1|2003-11-20|2006-03-03|주식회사 하이닉스반도체|지연 고정 루프|
    KR100673885B1|2004-04-27|2007-01-26|주식회사 하이닉스반도체|반도체 기억 소자의 듀티 싸이클 교정 장치 및 그 방법|
    US7116148B2|2004-10-27|2006-10-03|Infineon Technologies Ag|Variable delay line using two blender delays|
    KR100810070B1|2005-09-29|2008-03-06|주식회사 하이닉스반도체|지연고정루프|
    KR100910853B1|2007-03-29|2009-08-06|주식회사 하이닉스반도체|반도체 메모리 장치 및 그 구동방법|
    US7764554B2|2008-03-03|2010-07-27|Micron Technology, Inc.|I/O circuit with phase mixer for slew rate control|
    KR100968460B1|2008-11-11|2010-07-07|주식회사 하이닉스반도체|Ｄｌｌ 회로 및 ｄｌｌ 회로의 업데이트 제어 장치|
    KR20110076672A|2009-12-29|2011-07-06|주식회사 하이닉스반도체|지연고정루프 회로|US9584107B2|2014-11-26|2017-02-28|Taiwan Semiconductor Manufacturing Company, Ltd.|Delay line circuit|
    KR20180031859A|2016-09-19|2018-03-29|삼성전자주식회사|복수의 딜레이 라인을 포함하는 딜레이 고정 루프|
    KR20180092512A|2017-02-09|2018-08-20|에스케이하이닉스 주식회사|내부클럭생성회로|
    US10680591B2|2018-04-02|2020-06-09|Hewlett Packard Enterprise Development Lp|Programmable resistive delay|
    US20210305975A1|2020-03-31|2021-09-30|Taiwan Semiconductor Manufacturing Company, Ltd.|Gated tri-state inverter, and low power reduced area phase interpolator system including same, and method of operating same|
    法律状态:
    2019-05-11| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    KR1020110107599A|KR101771980B1|2011-10-20|2011-10-20|위상 혼합 회로 및 이를 포함하는 지연고정루프|
    [返回顶部]